


HF-Simulation der Leiterplatte zur Layout-Optimierung

# Ziel: Integrität

Leiterplatten sind die einzige praktikable Art im industriellen Maßstab elektronische Schaltungen aufzubauen. Die vielfältigen Anwendungsgebiete der Schaltungen reichen von der Leistungselektronik über analoge Elektronik bis hin zur Digitaltechnik. Aber genauso vielfältig sind auch die Anforderungen beziehungsweise Herausforderungen bei der Entwicklung geeigneter Leiterplatten, die jedoch mit Hilfe von Simulationslösungen besser und schneller gemeistert werden können.



**Bild 1:** DC Strom- und Spannungsverteilung zur Versorgung eines ICs.

Die Herausforderungen lassen sich nach wirtschaftlichen – in sehr vielen Fällen muss die Elektronik preisgünstig sein – und technischen Gesichtspunkten unterteilen. Technisch gesehen muss eine Leiterplatte, auch Platine genannt, zum einen zuverlässig ihre vorgesehene Funktion erfüllen: die elektronische Schaltung muss funktionieren und dazu gehört in vielen Fällen auch ein gutes Wärmemanagement. Zum anderen muss eine Leiterplatte prozesstechnisch auch fertigbar sein. In diesem Artikel sollen hauptsächlich die Aspekte der elektronischen Funktionalität betrachtet werden. Diesbezüglich sind drei zentrale Herausforderungen zu meistern: Power-Integrität (PI), Signalintegrität (SI) und elektromagnetische Verträglichkeit/Interferenz (EMV).

## Power-Integrität

Zur Stromversorgung von integrierten Schaltungen (ICs) und anderen Bauteilen enthalten viele Schaltungen ein Versorgungsnetz (VCC) und ein Massenetz (GND). Da sich fast alle Teile der Schaltung auf die Erde beziehen und die Versorgungsnetze gute Strompfade darstellen müssen, werden diesen Netzen meist eigene Lagen in der Leiterplatte zugewiesen, die sie fast komplett ausfüllen. Durch die

sen Aufbau wird erreicht, dass die Pfade für die Stromversorgung möglichst niederohmig sind und sich dadurch geringe Spannungs- und Leistungsverluste in der Versorgung ergeben. Natürlich haben diese Kupferlagen auch eine hohe thermische Leitfähigkeit und helfen dabei, Bauteile zu entwärmen.

Oft werden VCC und GND wegen der Durchführung von Signalleitungen mit Hilfe von Durchkontaktierungen (Vias: Vertical interconnect access) unterbrochen oder Bereiche der Schaltung getrennt, um eine gegenseitige Beeinflussung zu reduzieren. Der Einfluss solcher Verengungen von Strompfaden auf den Spannungsabfall, der von der Spannungsquelle (VRM – Voltage Regulator Module) zum Verbraucher (IC) auf der Leiterplatte auftritt, kann mit Hilfe des DC-Lösers in der Simulationssoftware ANSYS SIwave berechnet werden. Dies erlaubt eine elektrische Beurteilung des Power Delivery Systems. Anhand der Stromverteilung lassen sich auf diese Weise Hotspots (hohe Stromdichten) identifizieren und im Nachgang verbessern (Bild 1).




Die flächigen Power- und Masseebenen wirken auch wie Kondensatoren und bei höheren Frequenzen können im System stehende Wellen angeregt werden. Solche Resonanzen entstehen speziell dann, wenn von ICs eine getaktete Entnahme von Leis-

tung aus dem Versorgungsnetzwerk erfolgt. Dies kann dazu führen, dass das IC zu bestimmten Zeitpunkten nicht die benötigte Versorgungsspannung geliefert bekommt und ausfällt. Solche dynamischen Effekte lassen sich mit ANSYS SIwave auf verschiedene Weisen berechnen und bewerten.

In einem ersten Schritt können Resonanzfrequenzen und dazugehörige stehende Wellen zwischen den Power- und Massenetzen bestimmt werden. Diese Information lassen sich noch durch den Frequenzverlauf der Impedanz von Zuleitungspfaden zu bestimmten ICs ergänzen. Meistens sind Spezifikationen für diesen Verlauf vorhanden. Die Analysen erlauben sowohl die Bewertung eines Power Delivery Netzwerks als auch die Verbesserung durch Platzierung von Entkopplungskondensatoren. Als Optimierungswerkzeug, das auch wirtschaftliche Gesichtspunkte berücksichtigt, steht zusätzlich der PI Advisor zur Verfügung. Ebenso kann das Verhalten des ICs in einer transienten Simulation von Spannungsverläufen berücksichtigt werden.

## Signalintegrität

Mit wachsenden Datenraten steigen auch die Frequenzen, die zur Übertragung der



**Bild 2:** Untersuchung der Signalqualität einer Leiterbahn.

Signale benötigt werden. Dies führt dazu, dass die Welleneffekte bei der Ausbreitung von Signalen immer dominanter werden und folglich zu berücksichtigen sind. Signale breiten sich in Form von leitungsgebundenen Wellen entlang der Leiterbahnen aus. Hierbei kann es Reflexionen und Streuung an Störstellen wie Vias oder Kurven/Krümmungen geben. Die Streuung von Wellen kann auch zum Übersprechen auf andere Leiterbahnen führen. ANSYS SIwave bietet sowohl die Möglichkeit, das Übertragungsverhalten von Leiterbahnen im Frequenzbereich durch S-Parameter zu beschreiben, als auch die TDR Impedanz (Time Domain Reflectometry) zu bestimmen, d.h. die Störstellen anhand von Änderungen der charakteristischen Impedanz entlang der Leiterbahnen zu identifizieren.

In realen Schaltungen äußert sich die Signalintegrität z.B. auch dadurch, dass digitale Signale, die als Spannungssignale von einem IC erzeugt werden, entlang der Leiterbahn nicht so sehr degradieren, dass sie nicht mehr erkannt werden können. Dies kann in Form eines Datenauges dargestellt werden und durch Bit Error Rates quantifiziert werden. In der ANSYS Electromagnetics Suite lassen sich aber auch Simultaneous Switching Noise und andere Größen untersuchen, die die Signalqualität beschreiben.

## Elektromagnetische Verträglichkeit – EMV

Ein weiteres wichtiges Thema im Design von Schaltungslayouts ist die elektromagnetische Verträglichkeit, die sicherstellt, dass sich elektronische Geräte nicht gegenseitig auf ungewollte Weise beeinflussen und so die Funktion beeinträchtigen. Dies kann beispielsweise durch Untersuchung der strahlungs- und leitungsgebundenen Emissionen beziehungsweise durch Untersuchung der Störfestigkeit gegenüber Einstrahlung gewährleistet werden.

Der Ursprung solcher Störungen liegt natürlich in hochfrequenten Signalen in der Schaltung, die z.B. von Grundfrequenzen und speziell auch Schaltflanken leistungselektronischer oder digitaler Signale herrühren. Diese Signale breiten sich auf der Leiterplatte entlang von Leiterbahnen oder auch in VCC- und GND-Lagen aus und koppeln sich auf induktive bzw. kapazitive Weise in andere Netze ein.

Wie schon im Zusammenhang mit der Signalintegrität bemerkt wurde, können hochfrequente Störungen auch gestreut werden, was zur Abstrahlung in den Raum führt. Speziell bei Resonanzen in der Leiterplatte wirken die beteiligten Netze als Antenne für die Abstrahlung und natürlich auch für Einstrahlung.

Die ANSYS Electromagnetics Suite bietet einen durchgängigen Workflow für EMV-Berechnungen: eine gute Anbindung an gängige Layoutsysteme, leistungsstarke Feldlöser zur Bestimmung des Übertragungs- und Abstrahlverhaltens von Leiterplatten und Schaltungsaufbauten sowie eine gute Anbindung an Schaltungssimulatoren, um in einer Systemsimulation die Störsignale zu analysieren. Insgesamt gesehen verfügt ANSYS über eine umfassende Simulationslösung für den Leiterplattenentwickler sowohl im elektromagnetischen Bereich als auch im thermischen und strukturmechanischen Bereich, wo Festigkeit, Zuverlässigkeit und die Bewertung von Fertigungsprozessen von Interesse sind.

### InfoAutor

Christian Römlsberger, CADFEM GmbH

### InfoAnsprechpartner | CADFEM

Marc Vidal  
Tel. +49 (0) 80 92-70 05-18  
mvidal@cadfem.de

### InfoVerwendete Software

ANSYS Electronics Desktop, ANSYS HFSS

### InfoTag

Elektromagnetik  
[www.cadfem.de/elektromagnetik](http://www.cadfem.de/elektromagnetik)

### InfoVeranstaltung

ANSYS Electronics Simulation Conference (AESc)  
[www.aesc-germany.com](http://www.aesc-germany.com)